La mémoire ECC, également connue sous le nom de mémoire de code de correction d'erreur, a la capacité de détecter et de corriger les erreurs dans les données. Il est couramment utilisé dans les ordinateurs de bureau, les serveurs et les postes de travail haut de gamme pour améliorer la stabilité et la sécurité du système.
La mémoire est un appareil électronique et des erreurs peuvent survenir lors de son fonctionnement. Pour les utilisateurs ayant des exigences élevées en matière de stabilité, les erreurs de mémoire peuvent entraîner des problèmes critiques. Les erreurs de mémoire peuvent être classées en deux types : les erreurs matérielles et les erreurs logicielles. Les erreurs matérielles sont causées par des dommages ou des défauts matériels et les données sont systématiquement incorrectes. Ces erreurs ne peuvent pas être corrigées. D'un autre côté, les erreurs logicielles se produisent de manière aléatoire en raison de facteurs tels que des interférences électroniques à proximité de la mémoire et peuvent être corrigées.
Pour détecter et corriger les erreurs de mémoire logicielle, le concept de « contrôle de parité » de la mémoire a été introduit. La plus petite unité en mémoire est un bit, représenté par 1 ou 0. Huit bits consécutifs constituent un octet. La mémoire sans contrôle de parité ne comporte que 8 bits par octet, et si un bit stocke une valeur incorrecte, cela peut entraîner des données erronées et des pannes d'application. Le contrôle de parité ajoute un bit supplémentaire à chaque octet en tant que bit de contrôle d'erreur. Après avoir stocké les données dans un octet, les huit bits ont un modèle fixe. Par exemple, si les bits stockent les données sous la forme 1, 1, 1, 0, 0, 1, 0, 1, la somme de ces bits est impaire (1+1+1+0+0+1+0+1=5 ). Pour une parité paire, le bit de parité est défini comme 1 ; sinon, c'est 0. Lorsque le CPU lit les données stockées, il additionne les 8 premiers bits et compare le résultat avec le bit de parité. Ce processus peut détecter les erreurs de mémoire, mais le contrôle de parité ne peut pas les corriger. De plus, le contrôle de parité ne peut pas détecter les erreurs sur deux bits, bien que la probabilité d'erreurs sur deux bits soit faible.
La mémoire ECC (Error Checking and Correcting), quant à elle, stocke un code crypté à côté des bits de données. Lorsque les données sont écrites en mémoire, le code ECC correspondant est enregistré. Lors de la lecture des données stockées, le code ECC enregistré est comparé au code ECC nouvellement généré. S'ils ne correspondent pas, les codes sont décodés pour identifier le bit incorrect dans les données. Le bit erroné est ensuite ignoré et le contrôleur de mémoire libère les données correctes. Les données corrigées sont rarement réécrites en mémoire. Si les mêmes données erronées sont relues, le processus de correction est répété. La réécriture des données peut introduire une surcharge, entraînant une diminution notable des performances. Cependant, la mémoire ECC est cruciale pour les serveurs et applications similaires, car elle offre des capacités de correction d'erreurs. La mémoire ECC est plus chère que la mémoire ordinaire en raison de ses fonctionnalités supplémentaires.
L'utilisation de la mémoire ECC peut avoir un impact significatif sur les performances du système. Même si cela peut réduire les performances globales, la correction des erreurs est essentielle pour les applications et les serveurs critiques. Par conséquent, la mémoire ECC est un choix courant dans les environnements où l'intégrité des données et la stabilité du système sont primordiales.
Heure de publication : 19 juillet 2023
